### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-029867

(43)Date of publication of application: 08.02.1988

(51)Int.Cl.

GO6F 13/28

(21)Application number: 61-174486

(71)Applicant: NEC CORP

(22)Date of filing:

(72)inventor:

BABA EIJI


#### (54) DMA CONTROLLER

(57)Abstract:

PURPOSE: To attain DMA transfer between memories without sharply deteriorating the response of a CPU by counting the number of times of continuous DMA transfer, and when the count value coincides with a previously set up value enabling continuous DMA transfer, Interrupting a DMA cycle and

actuating the CPU.

CONSTITUTION: When the count value 22 of a counter 15 coincides with the number 23 of continuous transfer data set up in a data number register 12, a coincidence signal 18 from a comparator 16 is activated, the output of an AND gate 25 is deactivated and a DMA control circuit 14 transfers its but using right to the CPU to activate CPU cycles 102, 104.... When the bus using right is transferred to the CPU and a DMA enabling signal 20 is deactivated, the contents of the counter 15 are cleared, a DMA request signal 19-1' is activated again and DMA is restarted. When the contents of a data counter register 11 are turned to zero, the bus using right is transferred to the CPU after the end of a DMA cycle 106 and a CPU cycle 107 is started.



#### LEGAL STATUS

[Date of request for examination].

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

٨.

毎日本国特許庁(JP)

10 特許出願公開

☞ 公 開 特 許 公 報 (A)

昭63-29867

@Int\_CI\_4

織別記号 3 1 0 庁内整理番号 C=2385---5B ❸公開 昭和53年(1988)2月8日

G 06 F 13/28

G-7165-5B Q-7165-5B

審査請求 未請求 発明の数 1 (金4頁)

9発明の名称

DMAコントローラ

砂特 顋 昭61−174486

學出、顧 昭61(1986)7月23日

砂 発明者 馬場

英司 剪

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

30代 理 人 中理士 内 原 晉

朔 紹 書

L 時間の名称

DMAコントローラ

#### 2. 券許請求の範囲

CPUとベス接続されたメモリ間の転送機能を 有するDM人コントューラにおいて、

遊校して転送できるデータ数を保持するレジスタと、連続して転送したデータ数をカウントするカウンタと、前記のレジスタに保持されたデータ数と前記カウンタのカウント値を比較する比較的路と、前記比较回路からの一致信号によりDMA 転送を中断して前記パスの使用権をとりDMA 転送を再開させる制御回路を有するコントローラ。

#### 3. 発明の詳細な飲料

[ 茂柴上の利用分析]

本発明はDMAコントローラに親し、特にメモ

り間転送根能を有するDMAコントローラに関する。

#### 【従来の技術】

使来の一例を第4類に余す。第4面にかいて1'がDMAロントローラでもり、外部アドレスパス2 3、外部が存在号も、外部の 数在号も、外部の 数在号も、外部の 数在号も、外部の 数在号も、外部の ができる。アドレスパスパッファ 5、データパスパッファ 7、内部データパス 8、動作モード・プステータスレジスタ 9、DMAを送了ドレスを 保持するアドレスカウンタレジスタ 11、DMAロントローラ1 / 内外の 制御を行な 11、DMAロントローラ1 / 内外の制御を行な 11、DMAロントローラ1 / 内外の制御を 15次9 DMA 例回路17で被収されている。

DMAによりメモリ間の伝送を行たう場合には、 CPUから外面アドレスパス2、外側データパス 3、外部制御信号4によりアドレスカウントレジスタ10に転送デメモリアドレス及び転送先メモリアドレス及び転送先メモリアドレス及び転送先メモ

特開昭63-23867 (2)

プータなを、またセード/スタータスレジスタ9 に動作モード(との場合にはメモリ防板送モード) をそれぞれセットし、スタートコマンドをモード /ステータスレジスタ9に入力することで転送が スタートする。

展送がスターとすると外部DM人制御信号をを用いてCPUからパスの供用をとり、DM人可能信号20をフタティブとし、アドレスカタンタレジスタ10からの転送元メモリアドレススペッファを全介して外部アドレススペッファを全介して外部アドレススペップを介して外部アドレススペップを発送元メモリから戦みとしたデータがデータパスを全力してアンパラリンタスタイに書き込むったのとをアドレスカタンタスター10の転送元メモリアレスにあかりントして次の転送元メモリアレスとなる。

次にアドレスカウンダレジスタ10から転送先メモリアドレスをアドレスペスペッファ&を介し

のリフレッツ=動作を行なっているシステムにかいてはDMA中にはリフレッシュができたく立るといった欠点がある。また、これらの欠点を避ける為に一屋の転送ゲータ数を少なく数定すると、本来一座ですか、モード/ステータスレジスタ9、アドレスカウントレジスタ10かよびデータカウントレジスタ11への前途のようなベラメータのセットを全ての経送が終了するまで何ほら行なう必要があり、プログラムが復興になるという欠点がある。

### 【 問題点を解決するための手段】

本発明のDMAコントロータは連続して経過できるデータ放を保持するレジスタと、連続して転送したデータ放をカウントするカウンタと、カウンタからのカウント値と前記レジスタの値を比較する比較回路と、比較回路からの一致信号によりDMA転送を中断してパスの使用機をCPUに移した後、再度パスの使用機をとりDMA転送を再開させる動物回路を有する。

(契始的)

で外部アドレスペス2に出力して転送先メモリモ 選択し、アンポラリレジスタ24に書き込んであるデータを内部データペス8、データペスペッフ ファを介して外部データペス3に出力して外部 値信号6により転送先メモリに書き込む。とのと きカウントタョック31によりアドレスカウント レジスタの転送先メモリアドレスはカウントで 次の転送先メモリアドレスとなると同時にデータ カウンタレジスタ11もカウントダウンする。

以上の動作をデータカウンタレジスメントの値 がゼロにたるまでくり返えすことでメモリ間のデータ転送を実現している。

### [ 舞‐明が解決しようとする師既点]

上述した役乗のDMAコントローラは、データカウンタレジスタ11にセットした転送データ数だけの転送が終了するまではDMAコントローラがパスの使用権を保護する為に、一個転送がスタートすると転送終了まではCPUは何もできたい。 この為に急ぎの処理が必要となった場合の対応ができたいという欠点中、CPUがダイナミッタRAM

次に、本見別について図面を参照して説明する。 第1四は本見界の一天物例によるDMAコント ローラのブロック間である。

DMAコントローラ1は外部アドレスパス2、外部データパス3、外部制即信号4かよび外部DMA制型信号5により外部とのやりとりを行ない、アドレスパスペッファ 6、データパスパッファ 7、内部デーダパス8、モード/ステータスレシスタ 8、アドレスカウンタレジスタ 1 0、データカウンタレジスタ 1 2、制御タイイング回路 1 3、DMA削割回路 1 4、カウンタ 1 5、比較回路 1 6、テンパラリレジスタ 24及び相互のやりとり信号(18~23)により構成される。

外部アドレスペスをはアドレスパスパッファ 5 を介してDMAコントリーラ 1 内部のレジスタ (以下内部レジスタと称する)の指定 + DMA 時 のメモリ選択に用いられ、外部データパス 8 はデータパスペッファ 7 を介して内部レジスタとのデータ代表によりに用いられ、外部制制信号 4 は CPU

#### 特開昭63-29867 (3)

からの内部レジスタへの書き込み、読み出しの相宗十DMA時のメモリヤI/Oに対する側側に用いられる。 DMA側和信号3はDMAコントローラ1に対するDMAの要求ヤDMAコントローラ 1とCPUとの間のペスの使用機の援受等に用いられる。

モード/ステータスレジスタミはDMAコントローラ1の動作モードや内部状態を示し、アドレスカウントレジスタ10はDMA板送時のメモリアドレスの保持及びカウント、データカウントレジスタ11はDMA転送すべきデータ数の保持及びカウントダウンを行なつ。

データ数レジスタ12は連続して転送できるデータ数を保押し、カウンタ15はDMA可能信号20によりDMA中以外はクリアされ、DMAがスタートすると延送回数をカウントする。比較関略15はカウンタ15のカウント値とデータ数レジスタ12の値を比較して一致した5DMA制物図路14に一致信号18を出力する。

動偶をイミング回路13はCPリからの外部的

為にDMA要求在号19-11がアタティブとなり、DMA制御助路14はCPUからパス使用推 を得てDMAサイタルをスメニトナる。

DMAサイタルがスタートするとDMA可能信号20がアタアイプとなり、カタンタ15へのタリアは切れ、カウントタロック21により1面の板送経了部にアドレスカウントレジスタ10、データカウントレジスタ11、カウンタ15にカウント動作を行なう。データカウントレジスタ11の値がゼロになるか、カウンタ15のカウント個22とデータ数23が終しくなるまでは、第2回に示されるようにDMAサイタルく101-1,101-2……108-1 ……)がくり優えたれる。

カタンタ15のカウント値22とデータ数レジスタ13に設定された選続転送データ数23とが等しくなる(解3図のDMAサイクル101-c, 103-a……)と、比較箇路15からの一数信号18がアクティブとなり、第3端においてAND

知信号4により内部で必要を制御信号を発生するとともに、DMA中には必要を外部制御信号4を必要をタイミングで発生し、DMA制製御路14は外部からのDMA要求や、CPUからのコマンドによるDMA要求によりCPUとの間のペス使用権の授受やDMAサイクル実行を制御する。

第2時は第1時のDMA制御回路14を従来のDMAコントロータでのDMA制御回路17代ANDゲート26を付加して構成した例を示したもので、モード/ステータスレジスタ8からの内部DMA要求信号18でゲートして内部からのDMA要求信号18~11とする。

以上の帯域においてDMA動作について説明ナ る。

C P U から必要なパラメータを内部レジスタ(8,10,11,12) に 設定し、D M A スタートコマンドを発行することで内部ステータス領令19 の中の内部D M A 表末信令19-1がアクティブとなる。このとき、一畝信号はアクティブでない

ゲート28出方(DMA要求任号18-11)は アタティブでなくなり、DMA部即回時14はパ スの使用機セCPUに参し、第8配に示されるようにCPUサイタル162.104 ----- とせる。

バスの使用権がCPUに移りDMA可能信号20 がアクティブでなくなるとカウンタ15がクリア され、一級信号がアクティブでなくたる為にDM A浸水信号19-11が再数アクティブとなりD MAが再解される。また、データカウンタンシスタ11がゼロになると内部DMA浸水信号19-1がアクティブでなくなる為にDMAサイタル106 終了後にCPUにバスの空用機が移りCPUサイクル107がスタートする。なか、データを送そのものの実行は従来のDMAコントローラの動作と同じである。

#### [発明の効果]

以上説明したように本発明は、<del>以上特別別した</del> <del>エグ 18、</del> 達読したDMA転送回数をカウントして、 予め数定された連続してDMA転送可能な値に等 しくなるとDMAサイクルを中断してCPUと動

#### 特開昭63-29867 (4)

作させるような構成を採用することにより、DMA サイタルの中断の脳に急ぎの処理を行えうことが でき、しかも、上記の設定位によってはGPUサ イタルとDMAサイタルを交互に助作させること もできるので、CPUのレスポンスを大塩に風化 させるなとなくメモリ間のDMA転送せてきる。

#### 4 四面の簡単な説明


第1 凶は本希明の一笑施例であるDM 人コント ローラのプロック階、第2回は第1回に示される DMA動御回路のプロック型、第3回任第1回の DM九コントローラを用いた場合のパスサイタル 変化のダイアグラムかとび無し図は世界のDMA コントローラのプロック図である。

アドレスパス、る……外路ゲータパス、4……外 部制即信号、5 mm外部DMA制即信号。6 mm アドレスペスペッファ、?~~- デーチペスペッフ ーメスレジスメ。10……ナドレスカウンタレジ


- スメ、11……データカウントレジスタ、12… データ数レジスタ。13……制御タイミング直路、 14.13……DMA飼御回路, 15……カウン メ、16……比較固勢、18……一致信号、19, 19-2……内部ステータス信号。19-1…… 内部DMA管求信号。19-11……DMA要求 在寺、20……DMA可能催寺、21……カウン トタロック、22……カウンタ15のカウント値、 23……連続輸送データ区、24~・ナンボラリ レジスタ、25 ---- ANDゲート、100,102, 104,107 ····· CPUサイタル、100-1,102 -2 ..... 101-a, 103-1 ..... 103-a, 105-1 …… 106 …… DMAサイクル。


代盘人 弁護士





図





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.